-
1 non-pipelined processor
процессор неконвейерной архитектуры, процессор без конвейерасвободен от некоторых недостатков, свойственных конвейерной архитектуре: он выполняет по одной команде за цикл, нет задержек при исполнении команд переходов (см. instruction bandwidth), характеризуется стабильной и предсказуемой производительностью, несколько меньшими задержками при выполнении конкретных команд, он проще схематически, дешевле в производстве.Syn:см. тж. pipelineАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > non-pipelined processor
-
2 processor
процессор ( аппаратное устройство или обрабатывающая программа); узел обработки- airborne data processor
- airborne processor
- algorithm processor
- alterable processor
- ancillary control processor
- arithmetic processor
- array processor
- assembly language processor
- associative processor
- attached processor
- auxiliary processor
- back-end processor
- background job processor
- background processor
- basic processor
- batch-mode processor
- bit-slice processor
- bit-stream processor
- byte-slice processor
- center processor
- central data processor
- central processor
- command processor
- communications processor
- console command processor
- content-addressable processor
- control processor
- data communication processor
- data flow processor
- data interchange processor
- data link processor
- data processor
- database processor
- dead processor
- demand-paged processor
- diagnostic processor
- digital signal processor
- digital speech processor
- display processor
- distributed database processor
- dual processor - fast-Fourier-transform processor
- FFT processor
- file control processor
- file processor
- file revision processor
- flexible processor
- floating-point arithmetic processor
- floating-point processor
- front-end processor
- gateway processor
- general-purpose processor
- general-register processor
- geometric arithmetic parallel processor
- geometry processor
- graphic job processor
- graphics processor
- heterogeneous-element processor
- highly concurrent processor
- host processor
- host-language processor
- I/O processor
- idle processor
- image processor
- input/output processor
- instruction processor
- integrated array processor
- interface processor
- interruptable processor
- language processor
- language-specific processor
- large-scale processor
- linguistic processor
- local processor
- logic processor
- look-ahead processor
- loosely coupled processors
- maintenance processor
- master processor
- mathematical processor
- math processor
- matrix-vector processor
- message processor
- microprogrammable processor
- mid-range processor
- modular acoustic processor
- multipipeline processor
- multiunit processor
- nearby processor
- node processor
- non-neighbor processor
- nonsegmented processor
- N-pipe processor
- numeric processor
- off-line processor
- one-bit processor
- on-line processor
- optical matrix processor
- orthogonal processor
- out-of-order processor
- output test processor
- painting processor
- Pentium processor
- peripheral processor
- pipeline processor
- pipelined processor
- pixel processor
- programmed data processor
- queue processor
- quiescent processor
- real-time processor
- reference processor
- resource allocation processor
- RISC-based processor
- RISC-processor
- satellite processor
- scientific processor
- segmented processor
- self-dispatching processor
- sending processor
- service processor
- simulation processor
- single-cycle processor
- slave processor
- SMT processor
- soft architecture processor
- software processor
- specially designed processor
- speech processor
- speech-synthesis processor
- stand-alone processor
- stochastic processor
- support processor
- system processor
- systolic processor
- terminal processor
- test result processor
- test-and-repair processor
- text processor
- tightly coupled processors
- transform processor
- uncooperative processor
- vector processor
- video-display processor
- viewing processor
- virtual processor
- VLSI array processor
- voice processor
- wavefront array processor - word-oriented processorEnglish-Russian dictionary of computer science and programming > processor
-
3 single-cycle processor
Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > single-cycle processor
-
4 pipeline
1) (см. тж. instruction pipeline, processor pipeline) - конвейер"сборочная линия" - цепочка параллельно работающих исполнительных устройств центрального процессора, на которой обработка команд разбивается на ряд небольших шагов, стадий или ступеней, выполняемых за один такт. Конвейер организован таким образом, что выходные данные одного устройства поступают на вход другого. Число стадий называется длиной конвейера. Использование конвейера позволяет начать исполнение следующей машинной команды в одном блоке до завершения предыдущей, т. е. с перекрытием по времени (различные стадии нескольких команд выполняются ЦП параллельно). Какова длина конвейера, столько команд одновременно он и может обрабатывать - и в идеале конвейеризация обеспечивает выигрыш в производительности (по сравнению с неконвейерными ЦП, non-pipelined processor), соответствующий числу ступеней конвейера. В современных процессорах конвейеры имеют длину до 20 стадий (Pentium 4). Однако параллельная обработка команд возможна не всегда, так как в программе часто встречаются команды условных переходов и ситуации, когда для исполнения команды требуется результат предшествующей команды. В таких случаях, чтобы предотвратить перезагрузку конвейера (см. pipeline break), применяются более сложные процессы: упреждающая обработка (предсказание переходов, branch prediction) или изменение порядка исполнения команд (out-of-order execution).The pipeline must be flushed before the CPU can respond to an interrupt. — Конвейер должен быть очищен перед тем как ЦП сможет реагировать на прерывание см. тж. balanced pipeline, branch delay slot, control-flow pipeline, execute phase, graphics pipeline, instruction pipeline, load delay slot, machine language, multipipeline processor, pipeline bubble, pipelined application, pipelined architecture, pipeline depth, pipeline diagram, pipeline error, pipeline processing, pipeline processor, pipeline scheduling, pipeline stall, stage, superpipelined, superscalar architecture, unbalanced pipeline
2) конвейеризировать, применять конвейерVector processors pipeline and parallelize the operations on the individual elements of a vector. — Векторные процессоры производят распараллеливание и конвейеризацию операций над индивидуальными элементами вектора см. тж. pipelining
3) конвейерныйАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > pipeline
-
5 instruction bandwidth
выражается числом выполняемых ЦП машинных команд в единицу времени (в секунду). Этот показатель имеет стабильное значение у процессора неконвейерной архитектуры (non-pipelined processor), в то время как производительность конвейерного процессора (pipelined processor) гораздо труднее предсказать, поскольку она может варьироваться в широких пределах в зависимости от характера выполняемых программАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > instruction bandwidth
См. также в других словарях:
Instruction pipeline — Pipelining redirects here. For HTTP pipelining, see HTTP pipelining. Basic five stage pipeline in a RISC machine (IF = Instruction Fetch, ID = Instruction Decode, EX = Execute, MEM = Memory access, WB = Register write back). In the fourth clock… … Wikipedia
Конвейер (процессоры)/Перевод — Пожалуйста, не удаляйте эту статью! В данный момент в ней идет работа по переводу основной английской версии для замены кошмарной русской. После завершения работы я объединю получившуюся статью с имеющейся русской версией. Простой пятиуровневый… … Википедия
Tomasulo algorithm — The Tomasulo algorithm is a hardware algorithm developed in 1967 by Robert Tomasulo from IBM. It allows sequential instructions that would normally be stalled due to certain dependencies to execute non sequentially (out of order execution). It… … Wikipedia
Parallel computing — Programming paradigms Agent oriented Automata based Component based Flow based Pipelined Concatenative Concurrent computing … Wikipedia
Superscalar — A superscalar CPU architecture implements a form of parallelism called Instruction level parallelism within a single processor. It thereby allows faster CPU throughput than would otherwise be possible at the same clock rate. A superscalar… … Wikipedia
Alpha 21064 — The 21064 microprocessor The 21064 microprocessor m … Wikipedia
Central processing unit — CPU redirects here. For other uses, see CPU (disambiguation). An Intel 80486DX2 CPU from above An Intel 80486DX2 from below … Wikipedia
Motorola 68060 — A Motorola 68EC060 microprocessor The Motorola 68060 is a 32 bit microprocessor from Motorola released in 1994.[1] It is the successor to the Motorola 68040 and is the highest performing member of the 680x0 family. Two derivatives were … Wikipedia
Software pipelining — In computer science, software pipelining is a technique used to optimize loops, in a manner that parallels hardware pipelining. Software pipelining is a type of out of order execution, except that the reordering is done by a compiler (or in the… … Wikipedia
GIO — is a computer bus standard developed by SGI and used in a variety of their products in the 1990s as their primary expansion system. GIO was similar in concept to competing standards such as NuBus or (later) PCI, but saw little use outside SGI and … Wikipedia
Very long instruction word — or VLIW refers to a CPU architecture designed to take advantage of instruction level parallelism (ILP). A processor that executes every instruction one after the other (i.e. a non pipelined scalar architecture) may use processor resources… … Wikipedia
